Datenblatt-pdf.com


PEF2256H Schematic ( PDF Datasheet ) - Infineon Technologies AG

Teilenummer PEF2256H
Beschreibung E1/T1/J1 Framer and Line Interface Component for Long- and Short-Haul Applications
Hersteller Infineon Technologies AG
Logo Infineon Technologies AG Logo 




Gesamt 30 Seiten
PEF2256H Datasheet, Funktion
User’s Manual, DS1.1, Oct. 2003
FALC®56
E1/T1/J1 Framer and Line Interface
Component for Long- and Short-Haul
Applications
PEF 2256 H/E, Version 2.1
Hardware Description
Wired Communications
Never stop thinking.






PEF2256H Datasheet, Funktion
FALC®56
PEF 2256 H/E
Table of Contents
Page
5.2
5.2.1
5.2.2
5.2.3
5.2.4
5.2.4.1
5.2.5
5.2.5.1
5.2.6
5.2.6.1
5.2.6.2
5.2.6.3
5.2.7
5.2.7.1
5.2.8
5.3
5.3.1
5.3.2
5.3.3
5.3.4
5.3.5
5.3.6
5.3.7
5.3.8
5.3.9
5.4
5.4.1
5.4.2
5.4.3
5.4.4
5.4.5
5.4.6
5.4.7
5.4.7.1
5.4.7.2
5.4.7.3
5.4.7.4
5.4.7.5
5.4.7.6
5.5
5.5.1
5.5.1.1
Framer Operating Modes (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
General Aspects of Synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . 143
Addition for F12 and F72 Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
4-Frame Multiframe (F4 Format, T1/J1) . . . . . . . . . . . . . . . . . . . . . . . 146
Synchronization Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
12-Frame Multiframe (D4 or SF Format, T1/J1) . . . . . . . . . . . . . . . . . 147
Synchronization Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
Extended Superframe (F24 or ESF Format, T1/J1) . . . . . . . . . . . . . . . 148
Synchronization Procedures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
Remote Alarm (yellow alarm) Generation/Detection . . . . . . . . . . . . 150
CRC6 Generation and Checking (T1/J1) . . . . . . . . . . . . . . . . . . . . . 150
72-Frame Multiframe (SLC96 Format, T1/J1) . . . . . . . . . . . . . . . . . . . 151
Synchronization Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
Summary of Frame Conditions (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . 154
Additional Receive Framer Functions (T1/J1) . . . . . . . . . . . . . . . . . . . . . 155
Error Performance Monitoring and Alarm Handling . . . . . . . . . . . . . . . 155
Auto Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
Error Counters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
Errored Second . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
One-Second Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
Clear Channel Capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
In-Band Loop Generation and Detection . . . . . . . . . . . . . . . . . . . . . . . 158
Transparent Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
Pulse-Density Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
Transmit Path in T1/J1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
Transmitter (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
Transmit Line Interface (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160
Transmit Jitter Attenuator (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
Transmit Elastic Buffer (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163
Programmable Pulse Shaper and Line Build-Out (T1/J1) . . . . . . . . . . 165
Transmit Line Monitor (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
Transmit Signaling Controller (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . 167
HDLC or LAPD access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
Support of Signaling System #7 . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
CAS Bit-Robbing (T1/J1, serial mode) . . . . . . . . . . . . . . . . . . . . . . . 168
CAS Bit-Robbing (T1/J1, µP access mode) . . . . . . . . . . . . . . . . . . . 169
Data Link Access in ESF/F24 and F72 Format (T1/J1) . . . . . . . . . . 169
Periodical Performance Report in ESF Format (T1/J1) . . . . . . . . . . 169
System Interface in T1/J1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
Receive System Interface (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
Receive Offset Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
User’s Manual
Hardware Description
6
DS1.1, 2003-10-23

6 Page









PEF2256H pdf, datenblatt
FALC®56
PEF 2256 H/E
List of Figures
Page
Figure 85
Figure 86
Figure 87
Figure 88
Figure 89
Figure 90
Figure 91
Figure 92
Figure 93
Figure 94
Figure 95
Figure 96
Figure 97
Figure 98
Figure 99
Figure 100
Figure 101
Figure 102
Figure 103
Figure 104
Figure 105
Figure 106
Figure 107
Figure 108
Figure 109
Figure 110
Figure 111
Figure 112
Figure 113
Figure 114
Figure 115
Figure 116
Figure 117
MCLK Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 469
JTAG Boundary Scan Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 470
Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 471
Intel Non-Multiplexed Address Timing . . . . . . . . . . . . . . . . . . . . . . . . 471
Intel Multiplexed Address Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . 472
Intel Read Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 472
Intel Write Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 473
Motorola Read Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 475
Motorola Write Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 475
Digital Line Interface Receive Timing . . . . . . . . . . . . . . . . . . . . . . . . 477
Digital Line Interface Transmit Timing . . . . . . . . . . . . . . . . . . . . . . . . 477
RCLK and RFSP Output Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . 480
SCLKR/SCLKX Input Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 481
Receive System Interface Marker Timing . . . . . . . . . . . . . . . . . . . . . 482
SYPR and SYPX Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 483
Transmit System Interface Marker Timing . . . . . . . . . . . . . . . . . . . . . 485
XDI and XSIG Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 486
TCLK Input Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 487
XCLK Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 488
SEC Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 489
FSC Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 490
SYNC Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 491
E1 Pulse Shape at Transmitter Output . . . . . . . . . . . . . . . . . . . . . . . 492
DCIM Clock Pulse Shape at Transmitter Output . . . . . . . . . . . . . . . . 493
T1 Pulse Shape at the Cross Connect Point . . . . . . . . . . . . . . . . . . . 494
Thermal Behavior of Package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 495
Input/Output Waveforms for AC Testing . . . . . . . . . . . . . . . . . . . . . . 496
Device Configuration for Power Supply Testing . . . . . . . . . . . . . . . . 497
P-MQFP-80-1(Plastic Metric Quad Flat Package) . . . . . . . . . . . . . . . 499
P-LBGA-81-1(Plastic Ball Grid Array Package) . . . . . . . . . . . . . . . . . 500
Protection Circuitry Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 501
Master Clock Frequency Calculator . . . . . . . . . . . . . . . . . . . . . . . . . . 503
External Line Frontend Calculator . . . . . . . . . . . . . . . . . . . . . . . . . . . 504
User’s Manual
Hardware Description
12
DS1.1, 2003-10-23

12 Page





SeitenGesamt 30 Seiten
PDF Download[ PEF2256H Schematic.PDF ]

Link teilen




Besondere Datenblatt

TeilenummerBeschreibungHersteller
PEF2256E1/T1/J1 Framer and Line Interface Component for Long- and Short-Haul ApplicationsInfineon Technologies AG
Infineon Technologies AG
PEF2256EE1/T1/J1 Framer and Line Interface Component for Long- and Short-Haul ApplicationsInfineon Technologies AG
Infineon Technologies AG
PEF2256HE1/T1/J1 Framer and Line Interface Component for Long- and Short-Haul ApplicationsInfineon Technologies AG
Infineon Technologies AG

TeilenummerBeschreibungHersteller
CD40175BC

Hex D-Type Flip-Flop / Quad D-Type Flip-Flop.

Fairchild Semiconductor
Fairchild Semiconductor
KTD1146

EPITAXIAL PLANAR NPN TRANSISTOR.

KEC
KEC


www.Datenblatt-PDF.com       |      2020       |      Kontakt     |      Suche