|
|
Número de pieza | PEB20560 | |
Descripción | ICs for Communications | |
Fabricantes | Infineon Technologies AG | |
Logotipo | ||
Hay una vista previa y un enlace de descarga de PEB20560 (archivo pdf) en la parte inferior de esta página. Total 30 Páginas | ||
No Preview Available ! ICs for Communications
DSP Oriented PBX Controller
DOC
PEB 20560 Version 2.1
Preliminary Data Sheet 2003-08
1 page PEB 20560
Table of Contents
Page
2.8.2
2.8.2.1
2.8.2.2
2.8.2.3
2.8.2.4
2.8.2.5
2.8.2.6
2.8.3
2.8.3.1
2.8.3.2
2.8.4
2.8.5
2.8.5.1
2.8.5.2
2.8.5.3
2.8.6
2.9
2.10
2.10.1
2.10.2
2.11
2.11.1
2.11.2
2.12
2.12.1
2.12.2
2.12.2.1
2.12.2.2
2.12.3
2.12.3.1
2.12.3.2
2.12.3.3
2.13
2.13.1
2.13.2
2.13.3
2.13.4
2.13.4.1
2.13.4.2
2.13.5
2.14
PEDIU Internal Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-93
PEDIU Control Register (UCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-93
PEDIU Status Register (USR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-97
PEDIU Input Stream Bypass Enable Register (UISBPER) . . . . . . 2-101
PEDIU Output Stream Bypass Enable Register (UOSBPER) . . . 2-103
PEDIU Tri-State Register (UTSR) . . . . . . . . . . . . . . . . . . . . . . . . 2-104
PEDIU ROM Test Address Register (UPRTAR) and
PEDIU ROM Test Data Register (UPRTDR) . . . . . . . . . . . . . . . . 2-106
PEDIU Synchronization and Clock Rates . . . . . . . . . . . . . . . . . . . . 2-107
PEDIU Synchronization by FSC and DCL . . . . . . . . . . . . . . . . . . 2-107
Restrictions on PEDIU Clock Rates . . . . . . . . . . . . . . . . . . . . . . . 2-108
PEDIU Address Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-108
PEDIU Data Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-109
PEDIU Serial Data Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-109
PEDIU Parallel Data Processing . . . . . . . . . . . . . . . . . . . . . . . . . 2-109
The Circular Buffer Address Method . . . . . . . . . . . . . . . . . . . . . . 2-111
a-/µ-law Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-114
On-chip Emulation (OCEM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-115
Mailbox . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-115
µP Mailbox . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-115
OAK Mailbox . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-116
µP Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-118
Compatibility . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-118
Memory and I/O Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-118
Clock Generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-119
Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-119
Types of Clock Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-120
Input/Output Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-120
Clock Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-120
Clocks Generator Registers Description . . . . . . . . . . . . . . . . . . . . . 2-125
Clocks Select 0 Register (CCSEL0) . . . . . . . . . . . . . . . . . . . . . . . 2-125
Clocks Select 1 Register (CCSEL1) . . . . . . . . . . . . . . . . . . . . . . . 2-126
Clocks Select 2 Register (CCSEL2) . . . . . . . . . . . . . . . . . . . . . . . 2-128
Interrupt Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-129
MASK (IMASK0, IMASK1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-129
Interrupt Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-130
Interrupt Priority (IPAR0, IPAR1, IPAR2) . . . . . . . . . . . . . . . . . . . . 2-130
Interrupt Cascading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-132
Slave Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-133
Daisy Chaining . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-134
Global Interrupt Status Registers (IGIS0 and IGIS1) . . . . . . . . . . . 2-135
Universal Asynchronous Receiver/Transmitter (UART) . . . . . . . . . . 2-136
Semiconductor Group
I-3
2003-08
5 Page PEB 20560
Table of Contents
Page
5.1.2.23
5.1.2.24
5.1.2.25
5.1.2.26
Time-Slot Assignment Register Receive (TSAR) . . . . . . . . . . . . . 5-106
Transmit Channel Capacity Register (XCCR) . . . . . . . . . . . . . . . 5-106
Receive Channel Capacity Register (RCCR) . . . . . . . . . . . . . . . . 5-106
Version Status Register (VSTR) . . . . . . . . . . . . . . . . . . . . . . . . . . 5-107
6
6.1
6.1.1
6.1.2
6.2
6.2.1
6.2.2
6.3
6.3.1
6.3.2
6.4
6.5
6.6
6.7
6.8
6.9
6.10
6.11
Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-1
DOC in a Small PBX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-1
Small PBX with 2.048 Mbit/s Data Rate . . . . . . . . . . . . . . . . . . . . . . . 6-1
Small PBX with 4.096 Mbit/s Data Rate . . . . . . . . . . . . . . . . . . . . . . . 6-3
DOC on Line Card . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-4
Line Card with 2.048 and 4.096 Mbit/s Data Rates . . . . . . . . . . . . . . 6-4
Line Card with 4.096 and 8.192 Mbit/s Data Rates . . . . . . . . . . . . . . 6-5
Clock Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-6
PBX with one DOC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-6
PBX with Multiple DOCs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-7
Signaling with SIDEC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-8
Local Network Controller (SACCO-B1 as LNC) . . . . . . . . . . . . . . . . . . 6-9
UART Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-9
IOM®-2 Channel Indication Signal (CHI) . . . . . . . . . . . . . . . . . . . . . . . . 6-9
Use of FSCD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-9
Watch-Dog Activation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-9
Tone and Voice Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-9
DSP Frequency Recommendation . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-11
7
7.1
7.2
7.3
7.4
7.5
7.6
7.7
7.8
7.9
7.9.1
7.9.2
7.9.3
7.9.4
7.9.5
7.9.6
7.9.7
Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-1
Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-1
Operating Range . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-1
DC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-2
Capacitances . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-3
Strap Pins Pull-up Resistors Specification . . . . . . . . . . . . . . . . . . . . . . 7-3
40 MHz External Crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-3
General Recommendations and Prohibitions . . . . . . . . . . . . . . . . . . . . 7-4
AC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-4
Microprocessor Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-5
PCM Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-13
IOM®-2 Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-20
Serial Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-28
Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-33
Boundary Scan Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-34
DSP External Memory Interface Timing . . . . . . . . . . . . . . . . . . . . . . 7-35
Clocks Signals Timing (additional to the IOM®-2 and PCM clocks) . 7-45
Semiconductor Group
I-9
2003-08
11 Page |
Páginas | Total 30 Páginas | |
PDF Descargar | [ Datasheet PEB20560.PDF ] |
Número de pieza | Descripción | Fabricantes |
PEB20560 | ICs for Communications | Infineon Technologies AG |
PEB20560V21 | ICs for Communications | Infineon Technologies AG |
Número de pieza | Descripción | Fabricantes |
SLA6805M | High Voltage 3 phase Motor Driver IC. |
Sanken |
SDC1742 | 12- and 14-Bit Hybrid Synchro / Resolver-to-Digital Converters. |
Analog Devices |
DataSheet.es es una pagina web que funciona como un repositorio de manuales o hoja de datos de muchos de los productos más populares, |
DataSheet.es | 2020 | Privacy Policy | Contacto | Buscar |